类似于 ASIC 的时钟功能,以实现可扩展性、高性能和更低的动态功耗
新一代布线方法,以实现快速时序收敛和业界领先性能
改进的逻辑架构,以最大限度地提高性能和器件利用率
可编程系统集成
多达 4.4M 逻辑单元,采用 20nm 工艺,和第 2 代 3D IC
集成型 100G 以太网 MAC 和 150G Interlaken 内核
提升的系统性能
高利用率使速度提升两个等级
用于芯片对芯片、芯片对光纤和 28G 背板的 33G 收发器
功耗减半的 16G 背板收发器
2,400 Mb/s DDR4 可稳定工作在不同 PVT 条件下
BOM 成本削减
成本降低达 50% – 是 Nx100G 系统每端口成本的
VCXO 与 fPLL (分频锁相环) 的集成可降低时钟组件成本
中间档速率等级芯片可支持 2,400 Mb/s DDR4
总功耗削减
功耗比上一代降低 45%
通过 的类似于 ASIC 的时钟实现精细粒度时钟门控功能
增强型逻辑单元封装减小动态功耗
加速设计生产力
与 Kintex UltraScale 器件引脚兼容,可扩展性高
从 20nm 平面到 16nm FinFET 的无缝引脚迁移
与 Vivado 设计套件协同优化,加快设计收敛
Virtex UltraScale 16nm FinFET
除了采用 TSMC 20nm SoC 工艺的 Kintex UltraScale 和 Virtex UltraScale 器件外,Xilinx 还将推出采用 TSMC 16nm FinFET 工艺的 Virtex UltraScale All Programmable 器件,以显著节省功耗并提高性能。Xilinx 还将利用第 2 代堆叠硅片互联技术 (SSI))推出面向新一代 1Tb/s 高带宽和类似应用的新一代异构 3D IC 产品。此外,16nm 器件仍采用 UltraScale 架构,因此便于设计人员实现设计迁移,并且 Kintex 和 Virtex 20nm 器件均提供多个引脚迁移选项。为实现最快的上市进程,Xilinx 与 TSMC 合作开展 FinFAST 计划,并将于2014 年推出首批量产器件。
主要文档
UltraScale Architecture and Product Overview
UltraScale 架构产品选择指南
WP435 - Xilinx UltraScale:新一代架构满足您的新一代架构需求
WP434 - Xilinx UltraScale 架构: 针对高性能、更智能的系统